中新網(wǎng)上海10月9日電 (記者 陳靜)繼“破曉(PoX)”皮秒閃存器件問世后，復(fù)旦大學(xué)在二維電子器件工程化道路上再獲里程碑式突破。記者9日獲悉，復(fù)旦大學(xué)集成芯片與系統(tǒng)全國重點(diǎn)實(shí)驗(yàn)室、集成電路與微納電子創(chuàng)新學(xué)院周鵬-劉春森團(tuán)隊(duì)率先研發(fā)出全球首顆二維-硅基混合架構(gòu)芯片。

　　這一突破攻克了新型二維信息器件工程化的關(guān)鍵難題；為推動(dòng)信息技術(shù)邁入全新高速時(shí)代提供強(qiáng)力支撐。北京時(shí)間10月8日深夜，《自然》(Nature)期刊發(fā)表了上述研究成果。

　　周鵬-劉春森團(tuán)隊(duì)方面認(rèn)為，這是中國集成電路領(lǐng)域的“源技術(shù)”，使中國在下一代存儲(chǔ)核心技術(shù)領(lǐng)域掌握了主動(dòng)權(quán)。展望二維-硅基混合架構(gòu)閃存芯片的未來，該團(tuán)隊(duì)期待該技術(shù)顛覆傳統(tǒng)存儲(chǔ)器體系，讓通用型存儲(chǔ)器取代多級(jí)分層存儲(chǔ)架構(gòu)，為人工智能、大數(shù)據(jù)等前沿領(lǐng)域提供更高速、更低能耗的數(shù)據(jù)支撐，讓二維閃存成為AI時(shí)代的標(biāo)準(zhǔn)存儲(chǔ)方案。

　　據(jù)悉，大數(shù)據(jù)與人工智能時(shí)代對(duì)數(shù)據(jù)存取性能提出了極致要求，而傳統(tǒng)存儲(chǔ)器的速度與功耗已成為阻礙算力發(fā)展的關(guān)鍵難題之一。

　　存儲(chǔ)器產(chǎn)業(yè)界代表認(rèn)為，團(tuán)隊(duì)研發(fā)的二維-硅基混合架構(gòu)芯片具有天然的訪問速度優(yōu)勢(shì)，可突破閃存本身速度、功耗、集成度的平衡，未來或可在3D應(yīng)用層面帶來更大的市場機(jī)會(huì)；下一步期待通過產(chǎn)學(xué)研協(xié)同合作，為市場帶來變革。

　　據(jù)悉，今年4月，周鵬-劉春森團(tuán)隊(duì)于《自然》(Nature)期刊提出“破曉”二維閃存原型器件，實(shí)現(xiàn)了400皮秒超高速非易失存儲(chǔ)，是迄今最快的半導(dǎo)體電荷存儲(chǔ)技術(shù)，為打破算力發(fā)展困境提供了底層原理。團(tuán)隊(duì)方面認(rèn)為，如果要加快新技術(shù)孵化，就要將二維超快閃存器件充分融入互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)傳統(tǒng)半導(dǎo)體產(chǎn)線。歷經(jīng)5年探索試錯(cuò)，研究團(tuán)隊(duì)在單個(gè)器件、集成工藝等多點(diǎn)協(xié)同攻關(guān)。如何將二維材料與互補(bǔ)金屬氧化半導(dǎo)體(CMOS)集成又不破壞其性能，是團(tuán)隊(duì)需要攻克的核心難題。

　　CMOS電路表面有很多元件，如同一個(gè)微縮“城市”，有高樓也有平地；而二維半導(dǎo)體材料厚度僅有1個(gè)-3個(gè)原子，如“蟬翼”般纖薄而脆弱，如果直接將二維材料鋪在CMOS電路上，材料很容易破裂。團(tuán)隊(duì)方面認(rèn)為，研究人員沒有必要去改變CMOS，而需要去適應(yīng)它。團(tuán)隊(duì)決定從本身就具有一定柔性的二維材料入手，通過模塊化的集成方案實(shí)現(xiàn)完整芯片集成。正是這項(xiàng)核心工藝的創(chuàng)新，實(shí)現(xiàn)了在原子尺度上讓二維材料和CMOS襯底的緊密貼合，最終實(shí)現(xiàn)超過94%的芯片良率。

　　研究團(tuán)隊(duì)方面表示，下一步計(jì)劃建立實(shí)驗(yàn)基地，與相關(guān)機(jī)構(gòu)合作，建立自主主導(dǎo)的工程化項(xiàng)目，并計(jì)劃用3年-5年時(shí)間將項(xiàng)目集成到兆量級(jí)水平，其間產(chǎn)生的知識(shí)產(chǎn)權(quán)和IP可授權(quán)給合作企業(yè)。(完)